Katalog CVE

CVE-2026-45894

WysokieCVSS 7.8
Opublikowano: Zaktualizowano: Przetłumaczono: NVD NIST

Prawdopodobieństwo exploitacji (EPSS)

Niskie ryzyko
0.15%

Percentyl 4 - wyżej niż 4% wszystkich znanych CVE

Streszczenie

W jądrze systemu Linux zidentyfikowano podatność związaną z nieprawidłowym usuwaniem wpisów PASID w tabeli Intel VT-d. Podczas usuwania wpisu, istnieje ryzyko, że sprzęt może odczytać niespójną wartość, co prowadzi do nieprzewidywalnego zachowania systemu.

Ocena ryzyka

Organizacje mogą napotkać problemy z stabilnością systemu oraz potencjalne błędy sprzętowe, co może prowadzić do awarii aplikacji lub systemów krytycznych.

Rekomendacja

Zaleca się wdrożenie poprawki zgodnie z wytycznymi zawartymi w specyfikacji VT-d, w tym odpowiednie zarządzanie bitami oraz sekwencjami unieważnienia, aby zapewnić spójność stanu sprzętu.

Inne podatności w Linux kernel

Zobacz wszystkie
Oryginalny opis (angielski, źródło NVD)

In the Linux kernel, the following vulnerability has been resolved: iommu/vt-d: Clear Present bit before tearing down PASID entry The Intel VT-d Scalable Mode PASID table entry consists of 512 bits (64 bytes). When tearing down an entry, the current implementation zeros the entire 64-byte structure immediately using multiple 64-bit writes. Since the IOMMU hardware may fetch these 64 bytes using multiple internal transactions (e.g., four 128-bit bursts), updating or zeroing the entire entry while it is active (P=1) risks a "torn" read. If a hardware fetch occurs simultaneously with the CPU zeroing the entry, the hardware could observe an inconsistent state, leading to unpredictable behavior or spurious faults. Follow the "Guidance to Software for Invalidations" in the VT-d spec (Section 6.5.3.3) by implementing the recommended ownership handshake: 1. Clear only the 'Present' (P) bit of the PASID entry. 2. Use a dma_wmb() to ensure the cleared bit is visible to hardware before proceeding. 3. Execute the required invalidation sequence (PASID cache, IOTLB, and Device-TLB flush) to ensure the hardware has released all cached references. 4. Only after the flushes are complete, zero out the remaining fields of the PASID entry. Also, add a dma_wmb() in pasid_set_present() to ensure that all other fields of the PASID entry are visible to the hardware before the Present bit is set.

Dane podatności pochodzą z NVD (NIST) · CISA KEV · EPSS