Katalog CVE

CVE-2025-0647

Wysokie
Opublikowano: Przetłumaczono: NVD NIST

Streszczenie

W niektórych procesorach Arm wykonanie instrukcji CPP RCTX na jednym elemencie przetwarzającym (PE) może zablokować unieważnienie wpisów TLB, gdy komenda TLBI zostanie wysłana do tego PE, zarówno przez ten sam PE, jak i inny PE w domenie współdzielenia. W rezultacie PE może zachować nieaktualne wpisy TLB, które powinny zostać unieważnione.

Ocena ryzyka

Ryzyko polega na tym, że system może używać nieaktualnych translacji adresów, co może prowadzić do naruszenia izolacji pamięci, nieautoryzowanego dostępu do danych lub niespójności w działaniu systemu.

Rekomendacja

Zaleca się zastosowanie poprawek dostarczonych przez producenta procesora lub systemu operacyjnego, które rozwiązują problem z unieważnianiem TLB. Należy również monitorować biuletyny bezpieczeństwa Arm i dostawców platform.

Powiązane podatności

Oryginalny opis (angielski, źródło NVD)

In certain Arm CPUs, a CPP RCTX instruction executed on one Processing Element (PE) may inhibit TLB invalidation when a TLBI is issued to the PE, either by the same PE or another PE in the shareability domain. In this case, the PE may retain stale TLB entries which should have been invalidated by the TLBI.

Dane podatności pochodzą z NVD (NIST) · CISA KEV · EPSS