Katalog CVE

CVE-2026-45945

WysokieCVSS 8.8
Opublikowano: Zaktualizowano: Przetłumaczono: NVD NIST

Prawdopodobieństwo exploitacji (EPSS)

Niskie ryzyko
0.13%

Percentyl 3 - wyżej niż 3% wszystkich znanych CVE

Streszczenie

W jądrze Linuxa w sterowniku Intel VT-d wykryto podatność na wyścig podczas zastępowania wpisu w tablicy PASID. Ze względu na 512-bitowy rozmiar wpisu, który sprzęt może odczytywać w mniejszych fragmentach, bezpośrednie nadpisanie aktywnego wpisu (z ustawionym bitem Present) może prowadzić do niekonsystentnego stanu, co skutkuje nieprzewidywalnym zachowaniem lub fałszywymi błędami.

Ocena ryzyka

Organizacja narażona jest na potencjalne awarie systemu, niestabilność pracy IOMMU oraz możliwe błędy w zarządzaniu pamięcią, co może prowadzić do przerw w działaniu usług lub naruszenia integralności danych.

Rekomendacja

Należy niezwłocznie zaktualizować jądro Linuxa do wersji zawierającej poprawkę usuwającą niebezpieczne funkcje zastępowania i wdrażającą bezpieczną sekwencję 'wyczyść-następnie-zaktualizuj'.

Inne podatności w Linux kernel

Zobacz wszystkie
Oryginalny opis (angielski, źródło NVD)

In the Linux kernel, the following vulnerability has been resolved: iommu/vt-d: Fix race condition during PASID entry replacement The Intel VT-d PASID table entry is 512 bits (64 bytes). When replacing an active PASID entry (e.g., during domain replacement), the current implementation calculates a new entry on the stack and copies it to the table using a single structure assignment. struct pasid_entry *pte, new_pte; pte = intel_pasid_get_entry(dev, pasid); pasid_pte_config_first_level(iommu, &new_pte, ...); *pte = new_pte; Because the hardware may fetch the 512-bit PASID entry in multiple 128-bit chunks, updating the entire entry while it is active (Present bit set) risks a "torn" read. In this scenario, the IOMMU hardware could observe an inconsistent state — partially new data and partially old data — leading to unpredictable behavior or spurious faults. Fix this by removing the unsafe "replace" helpers and following the "clear-then-update" flow, which ensures the Present bit is cleared and the required invalidation handshake is completed before the new configuration is applied.

Dane podatności pochodzą z NVD (NIST) · CISA KEV · EPSS