CVE-2026-19571

ŚrednieCVSS 6.7

Opublikowano: 09/10/2026(UTC)Zaktualizowano: 09/10/2026(UTC)Przetłumaczono: 09/10/2026(UTC)NVD NIST

Prawdopodobieństwo exploitacji (EPSS)

Niskie ryzyko

0.09%

Percentyl 0 - wyżej niż 0% wszystkich znanych CVE

Streszczenie

W backendzie SHI host-command dla układów ITE IT8xxx2 (subsys/mgmt/ec_host_cmd/backends/ec_host_cmd_backend_shi_ite.c) nagłówek żądania host-command o rozmiarze 8 bajtów był kopiowany z FIFO SPI Rx bezpośrednio do współdzielonego bufora odbiorczego data->in_msg, a weryfikacja wersji protokołu i długości pakietu następowała dopiero później. Obsługa przerwań akceptowała również sygnał chip-select i przerwanie Rx-valid-length (RVLI) w każdym stanie sterownika poza SHI_STATE_DISABLED, co pozwalało na parsowanie nowego nagłówka, gdy wątek host-command wciąż przetwarzał poprzednie żądanie z tego samego bufora. W wyniku wyścigu (race condition) handler komendy mógł otrzymać długość wejścia 65535 bajtów dla bufora o rozmiarze 256 bajtów.

Ocena ryzyka

Podatność prowadzi do odczytu poza granicami bufora (do około 64 KiB) i ujawnienia sąsiedniej pamięci mikrokontrolera hostowi lub przepełnienia bufora odpowiedzi, a odczyt poza końcem SRAM powoduje awarię kontrolera. Wykorzystanie wymaga możliwości sterowania magistralą SHI (przejęty system hosta lub fizyczny dostęp do linii SPI) oraz wygrania wyścigu czasowego, który kontroler SPI może powtarzać bez ograniczeń.

Rekomendacja

Zastosować poprawkę, która parsuje nagłówek do lokalnej struktury ec_host_cmd_request_header i kopiuje go do in_msg dopiero po ograniczeniu długości przez sizeof(data->in_msg), oraz ignoruje przerwania chip-select i RVLI poza stanami SHI_STATE_READY_TO_RECV/SHI_STATE_RECEIVING. Należy pamiętać, że poprawka pozostawia ograniczony wyścig — przerwanie końca transakcji wciąż resetuje stan do gotowości, gdy wątek host-command posiada bufor.

Powiązane podatności

Oryginalny opis (angielski, źródło NVD)

The ITE IT8xxx2 SHI host-command backend (subsys/mgmt/ec_host_cmd/backends/ec_host_cmd_backend_shi_ite.c) copied the 8-byte host-command request header from the SPI Rx FIFO directly into the shared receive buffer data->in_msg and only afterwards checked the protocol version and the derived packet length. The interrupt handler also accepted a chip-select assertion and an Rx-valid-length (RVLI) interrupt in any driver state other than SHI_STATE_DISABLED, so a new header could be parsed while the host-command thread was still processing the previous request out of the very same buffer. The host processor is the SPI controller and drives both chip select and the clock. After sending a well-formed request it can immediately de-assert chip select — which returns the driver to the ready state and re-enables the FIFO — and start a second transaction carrying a header with data_len = 0xFFFF. Those eight bytes are written into in_msg before the oversized length is rejected, so they land in a buffer whose contents verify_rx() in subsys/mgmt/ec_host_cmd/ec_host_cmd_handler.c has already validated. If this lands in the window before the host-command thread executes args.input_buf_size = rx_header->data_len, the framework hands the registered command handler a 65535-byte input length over a 256-byte buffer. The result is an out-of-bounds read of up to roughly 64 KiB beyond the request buffer: command handlers that copy or echo input_buf_size bytes disclose adjacent embedded-controller memory back to the host or overflow the response buffer, and a read past the end of SRAM faults the controller. The same race also allows cmd_id and cmd_ver to be swapped after checksum verification and after handler lookup. Exploitation requires the ability to drive the inter-processor SHI bus (a compromised host OS or physical access to the SPI lines) and winning a timing race, which the SPI controller can retry indefinitely. The fix parses the header into a local struct ec_host_cmd_request_header and copies it into in_msg only after the length has been bounded by sizeof(data->in_msg), and ignores chip-select and RVLI interrupts outside SHI_STATE_READY_TO_RECV/SHI_STATE_RECEIVING. A residual, bounded race remains: an end-of-transaction interrupt still resets the state to ready while the host-command thread owns the buffer, so a valid second request can still overwrite the in-flight request's contents, unlike the NPCX backend which parks in SHI_STATE_CNL_RESP_NOT_RDY while the buffer is in use.

Dane podatności pochodzą z NVD (NIST) · CISA KEV · EPSS